# MANUFACTURE OF NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

Patent number:

JP2246162

Publication date:

1990-10-01

Inventor:

Ġ

HIRANO KANJI

Applicant:

MATSUSHITA ELECTRON CORP

Classification:

- international:

H01L29/788; H01L29/792

- european:

Application number:


JP19890064962 19890318


Priority number(s):

Report a data error here

# Abstract of JP2246162

PURPOSE:To lower a write voltage and to set a sufficient breakdown strength margin in a circuit to which the write voltage is applied by a method wherein, after a gate oxide film between a semiconductor substrate and a floating gate has been formed, a rapid thermal nitrification operation is executed. CONSTITUTION: An element isolation region 12 and a transistor formation region 13 are formed on a P-type semiconductor substrate 1 by an ordinary LOCOS method. Then, a first gate oxide film 14 is grown by about 300Angstrom by an ordinary thermal oxidation method. Then, a rapid thermal nitrification operation is executed in an atmosphere of NH3 gas. As a result, an interface region between the P-type semiconductor substrate 11 and the gate oxide film 14 as well as the surface of the first gate oxide film are transformed into an oxynitride by an invasion of nitrogen atoms. By this oxynitride, an energy band gap in this part becomes smaller than a band gap in an ordinary thermal oxide film. Accordingly, hot electrons generated near a drain during a write operation can easily enter a floating gate.





Data supplied from the esp@cenet database - Patent Abstracts of Japan

### ⑩日本国特許庁(JP)

10 特許出願公開

# ② 公開特許公報(A) 平2-246162

®Int. Cl. ⁵

識別記号

庁内整理番号

❷公開 平成2年(1990)10月1日

H 01 L 29/788 29/792

7514-5F H 01 L 29/78 3 7 1 審査請求 未請求 請求項の数 1 (全5頁)

**図発明の名称** 不揮発性半導体記憶装置の製造方法

②特 願 平1-64962

②出 願 平1(1989)3月18日

⑫発 明 者 平 野 幹 二 大阪府門真市大字門真1006番地 松下電子工業株式会社内

⑩出 願 人 松下電子工業株式会社 大阪府門真市大字門真1006番地

四代 理 人 弁理士 星野 恒司

明 鈤 曹

## 1. 発明の名称

不揮発性半導体記憶装置の製造方法

#### 2. 特許請求の範囲

一半導体基板上に形成されるフローティングゲート型不揮発性半導体配位装置において、半導体基板とフローティングゲートとの間のゲート酸化 膜形成後、急速熱窒化を行うことを特徴とする不 揮発性半導体配位装置の製造方法。

#### 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、フローティングゲート型不揮発性半 導体記憶装置のメモリ部への情報の電気的審き込 みに際し、審き込み電圧を低くできる不揮発性半 導体記憶装置の製造方法に関する。

(従来の技術)

近年、ユーザ側で半導体チップ内のROMに情報を電気的に自由にプログラムできるという使いやすさのため、不揮発性半導体記憶装置が数多く

利用されるようになってきた。特にフローティングゲート型のものは一度記憶した情報が半永久的に保持できること、また、製造プロセスが通常の 半導体製造プロセスとほとんど同じであり製造し やすいこと等のために利用しやすい状況にあり、 今後さらに大きな発展が期待されている。

第4回は従来のフローティングゲート型不揮発性半導体記憶装置の単体メモリセル部の斯面図を示したものである。第4回において、41はP型半導体基板、42は第1ゲート酸化膜、43は第1ポリシリコンによって形成されたフローティングゲート電極、44は第2ゲート酸化膜、45は第2ポリシリコンによって形成されたコントロールゲート電極、46および47はN型不純物の拡散によって形成されたN型ソース領域およびN型ドレイン領域である。

次に書き込み時における動作を説明する。コントロールゲート電極45に12.5 Vのゲート電圧(V。)を、N型ドレイン領域47に約10 Vのドレイン電圧(V。)を、N型ソース領域46およびP型半導体基

板41に0∨のソース電圧(V。)および基板電圧 (Vュュ。)をそれぞれ印加する。この時、ドレイン 近傍ではアバランシェブレータダウンが起こり、 発生した高エネルギーを有するホットエレクトロ ンの一部がコントロールゲート電極45に印加され た正の高電圧に引き寄せられ、第1ゲート酸化膜 によるエネルギーギャップを飛び越えてフローテ ィングゲート電極43に入る。一度フローティング ゲート電極43に入ったエレクトロンは、第1,第 2 ゲート酸化膜42,44によるエネルギー障壁に頭 まれ、フローティングゲート電極43内に半永久的 に閉じ込められる。この閉じ込められたエレクト ロンの作用で半導体表面のゲート部分にホールが 引き寄せられエレクトロンが基板内部へ押し出さ れるためしきい領電圧が変化する。このしきい値 電圧の変化(書き込み前のしきい値電圧との差)を 利用して不揮発性の記憶を行っている。

#### (発明が解決しようとする課題)

しかしながら、上配従来の構成ではしきい値**覚** 圧の変化を十分確保するために、書き込み時にコ

行う工程を有するものである.

#### (作用)

一般に、半導体基板上に無酸化調を200人~300 人形成した後、N。もしくはNH。ガス雰囲気中で1000で、30秒程度の急速無窒化を行うと、半導体基板と酸化酸との界面に窒素原子が書積(パイルアップ)し、界面近傍の酸化酸が数10~100人程度オキシナイトライド化することが知られている。

ントロールゲート電極45に12.5 V という高電圧を印加しなければならないという問題があった。
12.5 V という高電圧を安定して供給できる回路が必要であり、また、通常耐圧プロセスを用いた場合は標準トランジスタの耐圧が14 V 程度であり、最盛時の耐圧バラッキの実力を考慮すると12.5 V は耐圧実力とのマージンがほとんどなく、回路途中でのリーク等が発生しやすい状況にあり、歩留りを低下させる主要な原因の1つであり問題点であった。

本発明は上記従来の問題点を解決するものであり、書き込み時のゲート電圧(Vo)を低下させることができ、その結果高電圧印加回路の耐圧マージンを十分とし、歩留り向上を図ることのできるフローティングゲート型不揮発性半導体記憶装置を提供することを目的とするものである。

### (課題を解決するための手段)

本発明は上記目的を達成するために、フローティングゲート型不揮発性半導体記憶装置の製造方法は、第1ゲート散化膜形成後に、急速熱窒化を

ロンが入りやすくなる分、逆に同じしきい値電圧 の変化量を得るために必要なコントロールゲート に印加するゲート電圧(Vo)を低くすることが可能となる。

#### (実施例)

第1回は本発明の一実施例におけるフローティングゲート型不揮発性半導体記憶装置の製造工程ごとの断面図である。第1回において、11はP型半導体基板、12はLOCOS膜(素子分離領域)、13はトランジスタ形成領域、14は第1ゲート酸化膜、15は第1オキシナイトライド膜、16は第2オキシナイトライド膜、17は第1ポリシリコン酸(フローティングゲート電極)、18は第2ゲート酸化膜、19は第2ポリシリコン 図(コントロール電極)、19は第2ポリシリコン 図(コントロール電極)、20はフォトレジスト、21はN型ソース領域、22はN型ドレイン領域である。

大に製造工程について説明する。第1図(a)に示すように、P型半導体基板11上に通常のLOCOS法により素子分離領域12とトランジスタ形成領域13を形成する。次に第1ゲート酸化膜14を通

常の熱酸化法により約300人成長させる。

次に第1図(b)に示すように、NH,ガス雰囲気下で1000℃,約30秒間の急速熱窒化を行う。この結果、P型半導体基板11と第1ゲート酸化膜14との界面領域と第1ゲート酸化膜表面とが窒素原子の侵入によりオキシナイトライドにされる。この2 領域を第1オキシナストライド膜15,第2オキシナイトライド膜16とする。

その後、第1図(c)に示すように、フローティングゲートを形成すべく、通常の気相成長(CVD)法により第1ポリシリコン酸17を約3000人成長させリンドープを行う。絞いてOェ/Nェ混合ガス雰囲気下で希釈放化を行い、第1ポリシリコン酸17上に約400人の第2ゲート酸化酸18を形成する。さらに、コントロールゲートを形成すべく通常のCVD法により第2ポリシリコン膜19を約4000人成長させリンドープを行う。

次に、第1図(d)に示すように、通常のフォト リソグラフィー技術とドライエッチ技術およびウ エットエッチ技術を駆使して、メモリセルゲート

ト電圧 V a = 12.5 V を印加する従来のフローティングゲート型不揮発性半導体記憶装置とほぼ同等の性能であり、ゲート電圧10 V で十分な書き込みがなされていることがわかる。

第3 図は本発明および従来のフローティングゲート型不揮発性半導体記憶装置のエネルギーパンド模式図(書き込み時)を示したものである。第3 図において、31はP型半導体基板のエネルギーパンド、32は第1 ゲート酸化膜のエネルギーパンド、34は第2 オキシナイトライド膜のエネルギーパンド、34は第2 オキシナイトライド膜のエネルギーパンド、35は第1 ポリシリコン膜のエネルギーパンド、36は第2 ゲート酸化膜のエネルギーパンド、37は第2 ポリシリコン膜のエネルギーパンドである。

第3図(a)は従来の不揮発性半導体記憶装図の エネルギーバンドを示すものであり、従来のもの は、P型半導体基板のエネルギーバンド31と第1 ゲート酸化膜のエネルギーパンド32が直接接して おり、界面でのポテンシャルギャップが大きいが、 として形成する。

さらに、第1回(e)に示すように、フォトレジスト20除去後、通常のセルファライン技術を用い、N型ソース領域21およびN型ドレイン領域22を砒素イオン注入により形成する。以下、通常の配線および層間膜、保護膜形成法を用いて製品として完成する。

次に、上記のような製造工程を経て形成されたフローティングゲート型不揮発性半導体記憶を設定の動作について説明する。第2図は本発明の一生の動作について説明する。第2図は本発明の一生の一方イングゲート型不揮発にしている。第2図の対応する数字と同一である。今、フローティングゲート型不揮発性半いある。今、フローティングゲート型圧(V。)=10V、ドレイン電圧(V。)=10V、ソース電圧(V。)=0V、基板電圧(V。)=0Vを1msの間印加すると、ホットエレクトロンのフローティングゲートへ変化する。このしきい値電圧の変化量は、ゲー

第3 図(b)に示すように本発明の実施例では、P型半導体基板のエネルギーバンド31と第1ゲート酸化膜のエネルギーバンド32の間に、第1オキシナイトライド膜のエネルギーバンド33が存在するため、この部分でポテンシャルギャップが低くなって、従来の場合と関数のホットエレクトロンがポテンシャルギャップを飛び越えるために必要なゲート電圧(Vo)を低くすることができる。

なお、本実施例では急速熱度化のためにNH。 ガスを用い、温度1000でとしたが、他にN。ガス 等窒素原子を供給するガスを用いても、温度、時間等を所定のオキシナイトライド領域がP型半導 体基板と第1ゲート酸化酸の界面に形成されるような条件に設定すれば同様の効果が得られること は含うまでもない。また、コントロールゲート電 極材料としてポリシリコン以外にアルミニウムや 高融点金属等を用いても何らさしつかえない。

(発明の効果)

本発明は上記実施例から明らかなように、フロ

## 特開平2-246162 (4)

領域(LOCOS膜)、 13 … トランジス 夕形成領域、 14,42 … 第1ゲート酸化 膜、 15 … 第1オキシナイトライド膜、 16 … 第2オキシナイトライド酸、 17, 43 … 第1ポリシリコン膜(フローティン グゲート電極)、 1.8, 44 … 第2ゲート 酸化膜、 19,45 … 第2ポリシリコン膜 (コントロール電極)、 20 … フォトレジ スト、 21,46 … N型ソース領域、 22, 47 ··· N型ドレイン領域、 31 ··· P型半 導体基板のエネルギーパンド、 32 … 第 1 ゲート酸化膜のエネルギーパンド、 33 … 第1オキシナイトライド膜のエネル ギーパンド、 34 … 第2オキシナイトラ イド膜のエネルギーバンド、 35 … 第1 ポリシリコン腹のエネルギーパンド、 36 … 第2ゲート酸化膜のエネルギーパン


4


ーティングゲート型不揮発性半導体記憶装置を形成する際に、半導体基板とフローティングゲートとの間のゲート酸化膜形成後、急速熱窒化を行うとにより巻き込み電圧を下げることができ、替き込み電圧が印加される回路において耐圧マージンを十分取ることが可能となり、従って製造時の歩電力を向上させることができる効果を有し、すぐれたフローティングゲート型不揮発性半導体記憶装置を実現できる。

#### 4. 図面の簡単な説明

第1回は本発明の一実施例におけるフローティングゲート型不揮発性半導体記憶装置の製造工程 ごとの断面図、第2回は本発明の一実施例におけるフローティングゲート型不揮発性半導体記憶装置の新面図、第3回は本実施例および従来例のフローティングゲート型不揮発性記憶装置の書き込み時におけるエネルギーバンド図、第4回は従来のフローティングゲート型不揮発性半導体記憶装置の断面図である。

11 ··· P型半導体基板、 12 ··· 索子分離





11 … P型中弹体基板

12 ··· LOCOS 膜 (京3分粒板域)

13…トランジスダ形成破域

14…事1 ゲート酸化膜


15… 第1オキシナイトライド族


16… 第2オキシナイトライド 族

第 1 図

ド、 37 … 第2ポリシリコン膜のエネル

ギーバンド.






17… 第1ポリシリコン説 (フロースングゲート电板)

18…第2 矢1 仮化限 19…第2 ポリシリコン膜 (コントロールケニト 包括) 20… プトレンスト

# 特開平2-246162(5)

# 第 2 図

第 1 図





21 ··· N型ソ-ス領域 22 ··· N型ドレイン領域

VG … ゲート 電圧 VD … ドレイソ電圧 Vs … ソース電圧

Veub … 茎板宽压

# 第 4 図





41…P型半導体基板

42…第1 ゲート酸化膜

43… フローティングゲート電極 (第1 ポリシリコン膜)

44…第2プート酸化膜

45…コントロールゲート電極 (第2ポリシリコン膜)

46…N型ソ-ス領域

47…N型ドレイン領域

Vg … ゲート电圧

VD … ドレイン電圧

Vs … ソ-ス電圧

Vsub… 苍 板電圧